ホーム > 小島 拓也/ Kojima, Takuya

小島 拓也

Kojima, Takuya

システム情報系 , 准教授
Institute of Systems and Information Engineering , Associate Professor

https://tkojima.me

  1. 1. Control-Flow Execution on CGRAs: A Comprehensive Survey of Architectural and Compilation Techniques Ito, Hisako; KOJIMA, Takuya; Takase, Hideki; Nakamura, Hiroshi
      IEEE International Paralel and Distributed Processing Symposium Workshops (IPDPSW) (2026)
  2. 2. デノイジングオートエンコーダを活用したサイドチャネル攻撃のための前処理ノイズ除去手法 森田, 昌樹; 小島, 拓也; 高瀬, 英希; 中村, 宏
      HWS研究会 (2026)
  3. 3. 制御フロー処理の資源効率化に向けたヘテロジニアスCGRA構成の検討 伊藤, 向子; 小島, 拓也; 高瀬, 英希; 中村, 宏
      第256回システム・アーキテクチャ (ETNET 2026) (2026)
  4. 4. AMD AI Engineによる準同型暗号のクライアント処理の高速化 片倉, 大翔; 野崎, 愛; 小島, 拓也; 中村, 宏高瀬, 英希
      第256回システム・アーキテクチャ (ETNET 2026) (2026)
  5. 5. 準同型暗号のGPUアクセラレーション手法のデータフローに応じた分類と性能分析 野崎, 愛; 小島, 拓也; 中村, 宏; 高瀬, 英希
      第256回システム・アーキテクチャ (ETNET 2026) (2026)
  6. 6. 防災観測用光伝送システムの長期運用更新に向けたSTMフレーム処理のFPGA実装 村上, 祥徳; 杉浦, 圭祐; 小島, 拓也; 山口, 佳樹 (+1 著者) 久保, 久彦
      電子情報通信学会技術研究報告 (信学技報) 125: 77 (2026)
  7. 7. An Open-Source Framework for Efficient Side-Channel Analysis on Cryptographic Implementations KOJIMA, Takuya; MORITA, Masaki; TAKASE, Hideki; NAKAMURA, Hiroshi
      IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems (TCAD) (2026)
  8. 8. 暗号処理向け粗粒度再構成可能アーキテクチャの評価 小島, 拓也; 伊藤, 向子
      デザインガイア2025 -VLSI設計の新しい大地- (2025)
  9. 9. A Decoupled Coarse-Grained Reconfigurable Architecture by Introducing Data Flow Management Unit Ito, Hisako; Kojima, Takuya; Takase, Hideki; Nakamura, Hiroshi
      IEEE International Paralel and Distributed Processing Symposium Workshops (IPDPSW) (2025)
  10. 10. An Acceleration of Homomorphic Encryption for GPUs focusing on Polynomial-graph Ai Nozaki; Takuya Kojima; Hiroshi Nakamura; Hideki Takase
      IEEE Symposium in Low-Power and High-Speed Chips (2025)
  11. 11. A Data Compression Method for DL-SCAs using Denoising Autoencoders Masaki Morita; Takuya Kojima; Haruto Ishii; Hideki TakaseHiroshi Nakamura
      IEEE Symposium in Low-Power and High-Speed Chips (2025)
  12. 12. A Study on Number Theoretic Transform Acceleration on AMD AI Engine Nozaki, Ai; Kojima, Takuya; Nakamura, Hiroshi; Takase, Hideki
      16th International Symposium on Embedded Multicore/Many-core Systems-on-Chip (MCSoC-2025) (2024) Semantic Scholar
  13. 13. MLIR-Based Homomorphic Encryption Compiler for GPU Nozaki, Ai; Kojima, Takuya; Nakamura, Hiroshi; Takase, Hideki
      International Symposium on Highly-Efficient Accelerators and Reconfigurable Technologies (HEART2024) (2024) Semantic Scholar
  14. 14. A Scalable Mapping Method for Elastic CGRAs Saito, Makoto; Kojima, Takuya; Takase, Hideki; Nakamura, Hiroshi
      2024 IEEE International Parallel and Distributed Processing Symposium Workshops (IPDPSW) (2024) Semantic Scholar
  15. 15. CGRA architecture generation for implementing a systolic array Hajime, Takishita; 小島, 拓也; Hideharu, Amano
      ASPIRE Worhshop (2024)
  16. 16. A Data-Flow Visualization for CGRA Debugging Saito, Makoto; Kojima, Takuya; Takase, Hideki; Nakamura, Hiroshi
      ASPIRE Workshop (2024)
  17. 17. SLMLET: A RISC-V Processor SoC with Tightly-Coupled Area-Efficient eFPGA Blocks. Takuya Kojima; Yosuke Yanai; Hayate Okuhara; Hideharu Amano (+1 著者) Masahiro Iida
      IEEE Symposium in Low-Power and High-Speed Chips 1 (2024) Semantic Scholar
  18. 18. Applying Run-Length Compression to the Configuration Data of SLM Fine-Grained Reconfigurable Logic. Souhei Takagi; Takuya Kojima; Hideharu Amano; Morihiro KugaMasahiro Iida
      IEICE Transactions on Information & Systems 107: 1476 (2024) Semantic Scholar
  19. 19. An Area-Efficient Coarse-Grained Reconfigurable Array Design for Approximate Computing Kaito Kutsuna; Takuya Kojima; Hideki Takase; Hiroshi Nakamura
      2023 IEEE 16th International Symposium on Embedded Multicore/Many-core Systems-on-Chip (MCSoC) 59 (2023) Semantic Scholar
  20. 20. ILP Based Mapping for Elastic CGRAs Makoto Saito; Takuya Kojima; Hideki Takase; Hiroshi Nakamura
      2023 IEEE 29th International Conference on Embedded and Real-Time Computing Systems and Applications (RTCSA) (2023) Semantic Scholar
1 2 3
  1. 1. Computation Platforms for Multi-access Edge Computing Amano, Hideharu; KOJIMA, Takuya; Namiki, Mitaro
    Springer Singapore 2025年7月
  1. 1. オートエンコーダを活用した前処理による深層学習手法を用いるサイドチャネル攻撃の軽量化 森田, 昌樹; 小島, 拓也; 石井, 悠人; 高瀬, 英希; 中村, 宏
    HWS研究会
  2. 2. 多項式演算グラフに着目したデータ再利用を高めるGPU向け準同型暗号コンパイラ 野崎, 愛; 小島, 拓也; 中村, 宏; 高瀬, 英希
    第252回システム・アーキテクチャ (ETNET 2025)
  3. 3. 回転因子に着目した数論変換のAMD AI Engine向け並列化 坪井, 元春; 野崎, 愛; 小島, 拓也; 中村, 宏; 高瀬, 英希
    第252回システム・アーキテクチャ (ETNET 2025)
  4. 4. 暗号処理向け粗粒度再構成可能アーキテクチャの評価 小島, 拓也; 伊藤, 向子
    デザインガイア2025 -VLSI設計の新しい大地-
  5. 5. デノイジングオートエンコーダを活用したサイドチャネル攻撃のための前処理ノイズ除去手法 森田, 昌樹; 小島, 拓也; 高瀬, 英希; 中村, 宏
    HWS研究会
  6. 6. 制御フロー処理の資源効率化に向けたヘテロジニアスCGRA構成の検討 伊藤, 向子; 小島, 拓也; 高瀬, 英希; 中村, 宏
    第256回システム・アーキテクチャ (ETNET 2026)
  7. 7. AMD AI Engineによる準同型暗号のクライアント処理の高速化 片倉, 大翔; 野崎, 愛; 小島, 拓也; 中村, 宏; 高瀬, 英希
    第256回システム・アーキテクチャ (ETNET 2026)
  8. 8. 準同型暗号のGPUアクセラレーション手法のデータフローに応じた分類と性能分析 野崎, 愛; 小島, 拓也; 中村, 宏; 高瀬, 英希
    第256回システム・アーキテクチャ (ETNET 2026)
  9. 9. Control-Flow Execution on CGRAs: A Comprehensive Survey of Architectural and Compilation Techniques Ito, Hisako; KOJIMA, Takuya; Takase, Hideki; Nakamura, Hiroshi
    IEEE International Paralel and Distributed Processing Symposium Workshops (IPDPSW)
  10. 10. 防災観測用光伝送システムの長期運用更新に向けたSTMフレーム処理のFPGA実装 村上, 祥徳; 杉浦, 圭祐; 小島, 拓也; 山口, 佳樹; 功刀, 卓; 久保, 久彦
    電子情報通信学会 コミュニケーションシステム研究会 (CS)
  11. 11. A Data-Flow Visualization for CGRA Debugging Saito, Makoto; Kojima, Takuya; Takase, Hideki; Nakamura, Hiroshi
    ASPIRE Workshop
  12. 12. CGRA architecture generation for implementing a systolic array Hajime, Takishita; 小島, 拓也; Hideharu, Amano
    ASPIRE Worhshop
  13. 13. SLMLET: A RISC-V Processor SoC with Tightly-Coupled Area-Efficient eFPGA Blocks Kojima, Takuya; Yanai, Yosuke; Okuhara, Hayate; Amano, Hideharu; Kuga, Morihiro; Iida, Masahiro
    IEEE Symposium in Low-Power and High-Speed Chips (COOL CHIPS 27)
  14. 14. A Scalable Mapping Method for Elastic CGRAs Saito, Makoto; Kojima, Takuya; Takase, Hideki; Nakamura, Hiroshi
    2024 IEEE International Parallel and Distributed Processing Symposium Workshops (IPDPSW)
  15. 15. MLIR-Based Homomorphic Encryption Compiler for GPU Nozaki, Ai; Kojima, Takuya; Nakamura, Hiroshi; Takase, Hideki
    International Symposium on Highly-Efficient Accelerators and Reconfigurable Technologies (HEART2024)
  16. 16. A Study on Number Theoretic Transform Acceleration on AMD AI Engine Nozaki, Ai; Kojima, Takuya; Nakamura, Hiroshi; Takase, Hideki
    16th International Symposium on Embedded Multicore/Many-core Systems-on-Chip (MCSoC-2025)
  17. 17. An Acceleration of Homomorphic Encryption for GPUs focusing on Polynomial-graph Ai, Nozaki; 小島, 拓也; Hiroshi, Nakamura; Hideki, Takase
    IEEE Symposium in Low-Power and High-Speed Chips (COOL CHIPS 28)
  18. 18. A Denoising Preprocess Method for Side-Channel Attacks Using Autoencoders Morita, Masaki; Ishii, Haruto; Kojima, Takuya; Takase, Hideki; Nakamura, Hiroshi
    IEEE International Symposium on Hardware Oriented Security and Trust (HOST 2025)
  19. 19. A Decoupled Coarse-Grained Reconfigurable Architecture by Introducing Data Flow Management Unit Ito, Hisako; Kojima, Takuya; Takase, Hideki; Nakamura, Hiroshi
    IEEE International Paralel and Distributed Processing Symposium Workshops (IPDPSW)

 339 total views