ホーム > 西川 博昭/ Nishikawa, Hiroaki

西川 博昭

Nishikawa, Hiroaki

筑波大学 , 名誉教授
University of Tsukuba , Professor Emeritus

http://www.ddna.cs.tsukuba.ac.jp/index.html

誰もが高度な情報通信技術を駆使する時代へ
次世代インタラクティブ情報通信基盤リサーチユニット
Toward an era in which everyone uses advanced information-communication technologies

2015-04-07

安永 守利 西川 博昭 MOGES Abu Girma 金澤 健治 古川 宏 高橋 伸 三宮 秀次 三末 和男 志築 文太郎 庄野 和宏 大矢 晃久
  1. 1. IoT/CPS/M2M応用市場とデバイス・材料技術 西川博昭 (担当:分担執筆, 範囲:センサネットワークの超低消費電力化)
    S＆T出版株式会社 2015年4月 (ISBN: 9784907002442)
  2. 2. Albex Publishing Corporation Hiroaki, Terada; Hiroaki, Nishikawa; Katsuhiko, Asada; Satoshi, Matsumoto; Souichi, Miyata; Shinji, Komori; Kenji, Shima (担当:分担執筆, 範囲:VLSI Design of a One-Chip Data-Driven Processor: Q-v1)
    Data Flow Computing: Theory and Practice, Chapter 17, Ablex Publishing Corporation 1992年5月
  3. 3. ビジュアル・プログラミング 西川博昭 (担当:単訳)
    日経ＢＰ社 1991年6月
  4. 4. オペレーティング・システムの論理設計 西川博昭
    日経ＢＰ社 1989年4月
  5. 5. 並列コンピュータ・アーキテクチャ 寺田浩詔; 西川博昭
    共立出版 1989年3月
  1. 1. FPGA向き自己同期型パイプライン回路構成法 吉川, 千里; 三宮, 秀次; 岩田, 誠; 佐藤, 聡; 西川, 博昭
    第235回ARC・第193回SLDM合同研究発表会 2021年1月25日
  2. 2. Pipeline Stage Level Simulation Method for Self-Timed Data-Driven Processor on FPGA Yoshikawa, Senri; Sannomiya, Shuji; Iwata, Makoto; Nishikawa, Hiroaki
    2020 8th International Electrical Engineering Congress (iEECON2020) 2020年3月4日
  3. 3. Data-Driven IoT Platform Architecture with Overload Avoidance Capability Sannomiya, Shuji; Nishida, Yukikuni; Nishikawa, Hiroaki
    The 2018 International Conference on Parallel and Distributed Processing Techniques and Applications (PDPTA'18) 2018年7月30日
  4. 4. FPGA Implementation of Cardinality-Based Abnormal Traffic Detection Algorithm Sannomiya, Shuji; Sato, Akira; Yoshida, Kenichi; Nishikawa, Hiroaki
    PDPTA'17 - The 23rd Int'l Conf on Parallel and Distributed Processing Techniques and Applications 2017年7月17日
  5. 5. Cardinality Counting Circuit for Real-time Abnormal Traffic Detection SANNOMIYA, Shuji; SATO, Akira; Yoshida, Kenichi; NISHIKAWA, Hiroaki
    COMPSAC 2017 2017年7月4日 IEEE CS
  6. 6. Highly-Dependable and Long-Lifetime Data-Driven Networking Processor with Energy Assurance Capability Shuji, Sannomiya; Nishikawa, Hiroaki
    PDPTA'15 - The 21st International Conference on Parallel and Distributed Processing Techniques and Applications 2015年7月27日
  7. 7. Energy Efficient Data-Driven Networking Processor with Autonomous Load Distribution Capability Shuji, Sannomiya; Nishikawa, Hiroaki
    PDPTA'14 - The 2014 International Conference on Parallel and Distributed Processing Techniques and Applications 2014年7月21日
  8. 8. Chip Multiprocessor Platform for Ultra-Low-Power Data-Driven Networking System: ULP-DDNS Shuji, Sannomiya; Ryotaro, Kuroda; Kazuhiro, Aoki; Kei, Miyagi; Makoto, Iwata; Hiroaki, Nishikawa
    The 2011 International Conference on Parallel and Distributed Processing Techniques and Applications (PDPTA'11) 2011年7月18日
  9. 9. Self-Timed Power-Aware Pipeline Chip and Its Evaluation Kei, Miyagi; Shuji, Sannomiya; Makoto, Iwata; Hiroaki, Nishikawa
    The 2011 International Conference on Parallel and Distributed Processing Techniques and Applications (PDPTA'11) 2011年7月18日
  10. 10. Performance Estimation and Power Minimizing Scheme for a Mobile Ad hoc Networking Node Ben, Abderrazak Jihane; Nishida, Yukikuni; Nishikawa, Hiroaki
    The first International Conference on Communications and Networking (ComNet'09) 2009年11月3日
  11. 11. Performance Estimation and Power Minimizing Scheme for a Mobile Ad hoc Networking Node Ben,Abderrazak Jihane; Nishida,Yukikuni; Nishikawa,Hiroaki
    1st International Conference on Communications and Networking 2009年11月
  12. 12. Architecture of a VLSI-Oriented Data-Driven Processor: the Q-v1 Hiroaki,Nishikawa; Hiroaki,Terada; Shinji,Komori; Kenji,Shima; Toshiya,Okamoto; Souichi,Miyata
    The 1st International Data-Flow Workshop, ACM 1991年1月
  13. 13. FPGA-oriented Two-phase Bundled-data Circular Self-timed Pipeline YOSHIKAWA, Senri; SANNOMIYA, Shuji; IWATA, Makoto; NISHIKAWA, Hiroaki
    2024 Twelfth International Symposium on Computing and Networking (CANDAR)
  14. 14. FPGA向け二相束データ式 環状自己同期型パイプライン回路 木下, 優; 三宮, 秀次; 吉川, 千里; 岩田, 誠; 西川, 博昭
    情報処理学会システム・アーキテクチャ研究会（ARC247）

 1,758 total views