ホーム > 安永守利/ Yasunaga, Moritoshi

安永守利

ALUMNI 2025年4月現在、筑波大学が主たる所属機関ではありません

Yasunaga, Moritoshi

システム情報系 , 教授
Faculty of Engineering, Information and Systems , Professor

http://www.islab.cs.tsukuba.ac.jp/~yasunaga/

オープンアクセス版の論文は「つくばリポジトリ」で読むことができます。

321. Kernel-based Pattern Recognition Hardware : Its Design Methodology Using Evolved Truth Tables Moritoshi, Yasunaga; Taro, Nakamura; Jung; H. Kim (+1 著者) Ikuo Yoshihara
Proc. The 2nd NASA/DoD Workshop on Evolvable Hardware 253-262 (2000)
322. Kernel Optimization in Pattern Recognition Using a Genetic Algorithm Moritoshi, Yasunaga; Taro, Nakamura; Ikuo, Yoshihara; and, JungH. Kim
Proc. Genetic and Evolutionary Computation Conf. 391 (2000)
323. Extending Prediction Term of GP-Based Time Series Model I., Yoshihara; M., Numata; T., Aoyama; M., Yasunaga (+1 著者) K. Abe
Proc. the 5-th Int. Symp. on Artificial Life and Robotics 268-271 (2000)
324. Genetic Algorithm-based Design Methodology for Pattern Recognition Hardware Moritoshi, Yasunaga; Taro, Nakamura; Ikuo, Yoshihara; and, JungH. Kim
Proc. Int. Conf. on Evolvable Systems (Springer LNCS No.1801) 1801: 264-273 (2000)
325. The Application of Genetic Algorithms to the Design of Reconfigurable Reasoning VLSI Chips Moritoshi, Yasunaga; Jung; H. Kim; andIkuo Yoshihara
ACM/SIGDA Proc. Int. Sympo. on Field Programmable Gate Arrays 116-125 (2000)
326. 超並列計算機CP-PACSを用いた並列自己組織化マップによる顔認証システム冨永, 憲一; 安永, 守利
IPSJ SIG Notes 99: 167 (1999)
327. 進化的手法に基づく再構成可能な推論ハードウェア安永, 守利; 高橋, 雅聡; 吉原, 郁夫
IPSJ Journal 40: 3031 (1999)
328. 進化的手法に基づく再構成可能な推論ハードウェア安永守利; 高橋雅聡; 吉原郁夫
Trans. Information Processing Society of Japan 40: 3031-3042 (1999)
329. 自己組織化マップハードウェアのフォールトトレランス評価安永, 守利; 八谷, 一平
The transactions of the Institute of Electronics, Information and Communication Engineers 82: 410 (1999)
330. 自己組織化マップハードウェアのフォールトトレランス評価安永守利; 八谷一平
IEICE Transactions J82-D-1: 410-424 (1999)
331. A multi-modal Neural Network using Chebyschev Polynomials and its Application Ikuo, Yoshihara; Tomoyuki, Nakagawa; Moritoshi, Yasunaga; andKen-ichi Abe
Proc. The IEEE and INNS Intl. Joint Conf. on Neural Networks CD-ROM (1999)
332. A Fault-tolerant Evolvable Face Identification Chip Moritoshi, Yasunaga; Taro, Nakamura; and; Ikuo Yoshihara
Proc. Int. Conf. on Neural Information Processing 1: 125-130 (1999) Semantic Scholar
333. Biometrics Identification Chip and Its Design Using Evolutionary Algorithm Moritoshi, Yasunaga; Taro, Nakamura; and; Ikuo Yoshihara
Proc. International Symposium on Nonlinear Theory and its Applications 235-238 (1999)
334. Evolvable Sonar Spectrum Discrimination Chip Designed by Genetic Algorithm Moritoshi, Yasunaga; Taro, Nakamura; and; Ikuo Yoshihara
Proc. The IEEE Intl. Conf. Systems, Man and Cybernetics 585-590 (1999)
335. Sonar Spectrum Recognition Chip Designed by Evolutionary Algorithm Moritoshi, Yasunaga; Taro, Nakamura; and; Ikuo Yoshihara
Proc. The IEEE and INNS Intl. Joint Conf. on Neural Networks CD-ROM (1999)
336. Parallel Back-propagation Using Genetic Algorithm : Real-time BP Learning on the Massively Parallel Computer CP-PACS Moritoshi, Yasunaga; Eiji, Yoshida; and; Ikuo Yoshihara
Proc. The IEEE and INNS Intl. Joint Conf. on Neural Networks CD-ROM (1999)
337. Parallel Self-organization Map Using Multiple Stimuli Moritoshi, Yasunaga; Kenichi, Tominaga; and; JungHwan Kim
Proc. The IEEE and INNS Intl. Joint Conf. on Neural Networks CD-ROM (1999)
338. A Construction Method of Multiple Control Systems Using Partial Knowledge Upon System Dynamics Ikuo, Yoshihara; Masaaki, Inaba; Tomoo, Aoyama; and (+1 著者) 安永, 守利
Proc. 14th Korea Automatic Control Conference (1999)
339. FPGAを用いて事例データを直接回路化したパターン認識用集積回路安永, 守利; 高見, 知親
IEICE technical report. Computer systems 98: 45 (1998)
340. FPGAを用いて事例データを直接回路化したパターン認識用集積回路安永, 守利; 高見, 知親
Technical report of IEICE. VLD 98: 45 (1998)

« 1 … 15 16 17 18 19 »

1. 集積回路工学 Yasunaga; Moritoshi
コロナ社 2017年11月 (ISBN: 9784339009040)
2. 集積回路工学 Yasunaga,Moritoshi
2016年10月
3. 集積回路工学（森北出版） Yasunaga,Moritoshi
2016年10月
4. 電磁波吸収・シールド材料とノイズ・誤動作対策(技術情報協会) Yasunaga,Moritoshi (担当:分担執筆, 範囲:高速ディジタル伝送信号の波形整形技術)
技術情報協会 2016年9月 (ISBN: 9784861046285)
5. VLSI実装基板のための超高速信号伝送安永守利; 吉原郁夫
進化技術ハンドブック第Ⅱ巻（応用編：情報通信システム）（社）電気学会進化技術応用調査専門委員会編 2011年11月
6. 電磁気学演習安永守利; 根本承二郎; 平沢一紘
培風館 2008年4月
7. SOMを用いた顔画像認証システム安永守利
自己組織化マップ応用事例集―SOMによる可視化情報処理― 海文堂徳高監修 2002年10月
8. Evolvable Systems: From Biology to Hardware (4th International Conference, ICES2001) Yong, Liu; Kiyoshi, Tanaka; Masaya, Iwata; Tetsuya, Higuchi; Moritoshi, Yasunaga (担当:編者(編著者))
LNCS (Lecture Notes in Computer Science) 2210 Springer 2001年10月
9. 超並列計算機を用いた人工ニューラルネットワーク計算とその応用安永守利 (担当:監修)
情報処理学会誌，2001年2月号 Vol.42, No.2 2001年2月
10. ニューロコンピュータ安永守利 (担当:監修)
CLINICAL NEUROSCIENCE （月刊臨床神経科学）, Vol.16, No.11 1998年11月
11. GA-WSI (Genetic Algorithms using Wafer Scale Integration)―GAのフォールトトレランスを活かした超大規模集積回路安永守利
遺伝的アルゴリズム２産業図書北野宏明編 1995年5月
12. ニューロLSIの現状と将来渡部隆夫; 安永守利 (担当:監修)
情報処理学会誌,Vol.35, No.6 1994年6月
13. ニューラルネットワークWSI 安永守利 (担当:監修)
工業調査会電子材料, Vol.33, No.2 1994年2月
14. Wafer-Scale Integration for Massively Parallel AI Moritoshi, Yasunaga; Hiroaki, Kitano
AAAI Press/The MIT Press Hiroaki Kitano Ed. 1994年1月

1. ニューロコンピュータのウェハスケール集積回路実装安永, 守利
電気学会・非ノイマン型世代に求められる機能融合回路実装技術調査専門委員会 2022年3月16日
2. AI 手法を用いた打音法に関する研究歌川紀之; 黒田千歳; 安永, 守利
一般社団法人日本非破壊検査協会 2021年度秋季講演大会 2021年11月10日
3. ウェーハスケール集積回路（WSI）の再考―自己組織化マップの高耐故障性能への期待― 安永, 守利
第76回電子情報通信学会機能集積情報システム研究会 2021年10月22日
4. 広帯域外部メモリ搭載型FPGAを用いたSpMVの高速計算に関する考察柳澤良輔; 金澤健治; 安永, 守利
電子情報通信学会コンピュータシステム研究会 (HotSPA2021) 2021年10月11日
5. 機械学習の手法を用いた打音診断黒田千歳; 歌川紀之; 安永, 守利
土木学会第76回年次学術講演 2021年9月6日
6. AI（脳モデル）のウェーハスケール集積回路実装とその耐故障性能安永, 守利
エレクトロニクス実装学会システム設計研究会2021年度第1回公開研究会 2021年6月15日
7. AIを用いた打音法技術について安永, 守利
防衛施設学会令和2年度年次研究発表会(コロナ感染症のため令和3年度実施) 2021年4月19日
8. 二端子対回路網に基づくアイパターンのシミュレーション－数式処理システムのみを用いたアイパターン計算－狩野貴彦; 安永, 守利
電子情報通信学会エレクトロニクスシミュレーション研究会 2021年1月21日
9. High Signal Integrity Transmission Line Using Microchip Capacitors and Inductors Kano, Takahiko; Yasunaga, Moritoshi
IEEE Electrical Design of Advanced Packaging & Systems Symposium (EDAPS 2020) 2020年12月14日
10. AIを用いたプリント基板用超高速配線の設計―ノイズを用いてノイズを制す― 安永, 守利
化学工学会エレクトロニクス部会 2020年12月8日招待有り
11. 分布定数回路安永, 守利
エレクトロニクス実装学会システム研究会令和2年度第1回公開研究会 2020年12月1日招待有り
12. 自己組織化マップのSoC型FPGAへの実装と評価川原佑宇紀; 安永, 守利
第73回電子情報通信学会機能集積情報システム研究会 2020年10月30日
13. 寄生素子を考慮したコンデンサ型セグメント分割伝送線の設計と評価狩野貴彦; 安永, 守利
第73回電子情報通信学会機能集積情報システム研究会 2020年10月30日
14. 自己組織化マップのSoC型FPGAへの実装と評価,” 第73回電子情報通信学会機能集積情報システム研究会川原佑宇紀; 安永, 守利
第73回電子情報通信学会機能集積情報システム研究会 2020年10月30日
15. いくつかのAI手法を用いた打音法歌川紀之; 黒田千歳; 安永守利
一般社団法人日本非破壊検査協会 2020年度秋季講演大会 2020年10月28日
16. 高速ディジタル信号伝送におけるリターン電流の実験と考察―電球の点灯順問題の実験検証― 安永, 守利
第72回電子情報通信学会機能集積情報システム研究会 2020年6月26日
17. Evaluation of support vector machine applied to hammering-sound-test for different concrete structures Yasuda, Yu; Kawahara, Yuuki; Utagawa, Noriyuki; Kuroda, Chitose; Yoshihara, Ikuo; Yasunaga, Moritoshi
International Symposium on Artificial Life and Robotics 2020 (AROB 25th '20) 2020年1月22日
18. FPGA-based Object Detection for Autonomous Driving System Harada, Kenichi; Kanazawa, Kenji; Yasunaga, Moritoshi
International Conference on Field-Programmable Technology (ICFPT) 2019年12月9日
19. Parallel hardware implementation of self-organizing map using multiple Zynq FPGAs Kawahara, Yuki; Komatsu, Hiroto; Shimada, Takumu; Utagawa, Noriyuki; Kuroda, Chitose; Yasunaga, Moritoshi
International Symposium on Nonlinear Theory and its Applications 2019 (NOLTA2019) 2019年12月2日
20. Evolutionary Design Methodology for High-speed Digital Signal Transmission: Capacitor-Segmental-Transmission-Line Designed by Genetic Algorithm Hoshino, Yuya; Matsuoka, Shumpei; Odaira, Tetsuya; Matsumoto, Takashi; Yoshihara, Ikuo; Yasunaga, Moritoshi
International Symposium on Nonlinear Theory and its Applications 2019 (NOLTA2019) 2019年12月2日